



## Design of a Simple Pipeline

### Procedure Steps


1. Create a folder C:\ModelSim\_projects\ee457\_lab7\_P3\_Verilog (under your C:\ModelSim\_projects). Download the .zip file provided and extract the verilog and .do files and place them in the above directory.




2. Create a modelsim project with the project name ee457\_lab7\_P3 and project directory same as the above.



3. Edit (in Notepad++) and complete the **ee457\_lab7\_P3.v**. Add all verilog files to the project.




4. Compile all Verilog files.





5. Start simulation by selecting ee457\_lab7\_P3\_tb

**Simulate => Start Simulation**




6. Use the given wave.do file (ee457\_lab7\_P3\_wave.do) to set up the waveform.


7. Select the Memories tab in the workspace and double click on the reg\_file to display its contents in the right pane.



8. Initially the data content of the memory is displayed as xxxx. You can simulate for a very short time (say 1ns) (run 1ns) | [VSIM 200> run 1ns](#) to display the actual initial contents.




9. Run the simulation for 1199ns more (total 1200ns) | [VSIM 15> run 1199ns](#)



10. Verify the final contents. Look at the waveform to see if some signals are misbehaving. Perform incremental simulation to find the errors. Use **restart -f** to start the simulation again from 0ns.

11. The finished waveform should look like this.



12. Using Notepad++, inspect the output file generated, TimeSpace.txt. They appear similar to the ones below.  
Good luck!

TimeSpace.txt												Lab 7 Part 3 Subpart 1				
1	CLK#	IF	ID	EX1	EX2	WB										
2	0	RESET	RESET	RESET	RESET	RESET										
3	1	RESET	RESET	RESET	RESET	RESET										
4	2	SUB3 \$1 \$2	NOP \$0 \$0	NOP \$0 \$0	NOP \$0 \$0	NOP \$0 \$0										
5	3	ADD4 \$0 \$2	SUB3 \$1 \$2	NOP \$0 \$0	NOP \$0 \$0	NOP \$0 \$0										
6	4	ADD1 \$1 \$2	ADD4 \$0 \$2	SUB3 \$1 \$2	NOP \$0 \$0	NOP \$0 \$0										
7	5	ADD1 \$2 \$1	ADD1 \$1 \$2	ADD4 \$0 \$2	SUB3 \$1 \$2	NOP \$0 \$0										
8	6	ADD1 \$10 \$1	ADD1 \$2 \$1	ADD1 \$1 \$2	ADD4 \$0 \$2	SUB3 \$1 \$2										
9	7	ADD1 \$10 \$1	ADD1 \$2 \$1	BUBBLE \$2 \$1	ADD1 \$1 \$2	ADD4 \$0 \$2	SUB3 \$1 \$2									
10	8	SUB3 \$1 \$2	ADD1 \$10 \$1	ADD1 \$2 \$1	ADD1 \$1 \$2	BUBBLE \$2 \$1	ADD1 \$1 \$2	ADD1 \$2 \$1	BUBBLE \$2 \$1	ADD1 \$1 \$2						
11	9	ADD1 \$2 \$1	SUB3 \$1 \$2	ADD1 \$1 \$2	ADD1 \$2 \$1	ADD1 \$10 \$1	ADD1 \$2 \$1	ADD1 \$1 \$2	ADD1 \$2 \$1	BUBBLE \$2 \$1						
12	10	ADD4 \$2 \$2	ADD1 \$2 \$1	ADD1 \$2 \$1	SUB3 \$1 \$2	ADD1 \$1 \$2	ADD1 \$2 \$1	ADD1 \$10 \$1	ADD1 \$2 \$1	ADD1 \$2 \$1						

TimeSpace.txt												Lab 7 Part 3 Subpart 2				
1	CLK#	IF	ID	EX12	EX2	WB										
2	0	RESET	RESET	RESET	RESET	RESET										
3	1	RESET	RESET	RESET	RESET	RESET										
4	2	SUB3 \$1 \$2	NOP \$0 \$0	NOP \$0 \$0	NOP \$0 \$0	NOP \$0 \$0										
5	3	ADD4 \$0 \$2	SUB3 \$1 \$2	NOP \$0 \$0	NOP \$0 \$0	NOP \$0 \$0										
6	4	ADD1 \$1 \$2	ADD4 \$0 \$2	SUB3 \$1 \$2	NOP \$0 \$0	NOP \$0 \$0										
7	5	ADD1 \$2 \$1	ADD1 \$1 \$2	ADD4 \$0 \$2	SUB3 \$1 \$2	NOP \$0 \$0										
8	6	ADD1 \$10 \$1	ADD1 \$2 \$1	ADD1 \$1 \$2	ADD4 \$0 \$2	SUB3 \$1 \$2										
9	7	ADD1 \$10 \$1	ADD1 \$2 \$1	ADD1 \$1 \$2	ADD4 \$0 \$2	SUB3 \$1 \$2										
10	8	SUB3 \$1 \$2	ADD1 \$10 \$1	ADD1 \$2 \$1	ADD1 \$1 \$2	ADD4 \$0 \$2	SUB3 \$1 \$2									
11	9	ADD1 \$2 \$1	SUB3 \$1 \$2	ADD1 \$1 \$2	ADD1 \$2 \$1	ADD1 \$10 \$1	ADD1 \$2 \$1	ADD1 \$1 \$2	ADD1 \$2 \$1	SUB3 \$1 \$2						
12	10	ADD1 \$10 \$1	SUB3 \$1 \$2	ADD1 \$2 \$1	ADD1 \$1 \$2	ADD1 \$2 \$1	ADD1 \$10 \$1	ADD1 \$2 \$1	ADD1 \$1 \$2	ADD1 \$2 \$1						

